Family list
1 family member for:
JP6202146
Derived from 1 application.

1 FORMATION OF PATTERN
Publication info: JP6202146 A - 1994-07-22

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

04731146 **Image available** FORMATION OF PATTERN

PUB. NO.:

06-202146 [JP 6202146 A]

PUBLISHED:

July 22, 1994 (19940722)

INVENTOR(s): WADA TAMOTSU

YANAI KENICHI

TANAKA TSUTOMU

OKI KENICHI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

04-347385 [JP 92347385]

FILED:

December 28, 1992 (19921228)

INTL CLASS:

[5] G02F-001/136; G02F-001/1343; H01L-021/306; H01L-021/3205;

H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors)

ABSTRACT

PURPOSE: To improve the production yield and reliability of a thin-film transistor matrix substrate by forming the flanks of patterns into a continuously tapered shape to improve the coverage of, for example, transparent electrode films.

CONSTITUTION: 1) A mixed film 4 consisting of materials varying in etching rates with an etchant to be used is deposited on a substrate 1 in such a manner that the existence ratio of the material having the higher etching rate is increased toward the front surface by changing the existence ratio in the thickness direction. The above-mentioned mixed film 4 is so constituted as to be patterned by using the etchant. 2) The etchant is a liquid mixture composed of at least phosphoric acid and nitric acid and contains the nitric acid at >=1/300 by weight of the phosphoric acid. The materials varying in the etching rate are Al and Mo and the mixed film is so constituted that the existence ratio of the Al in the thickness direction is higher on the substrate side and that the existence ratio of the Mo is higher on the front surface side.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出顧公開番号

特開平6-202146

(43)公開日 平成6年(1994)7月22日

(51) Int. Cl. s	識別記号		F	Í			
G02F 1/136	500	9018-2K					
1/1343		8707-2K					
H01L 21/306	D	9278-4M					
		7514-4M	H01	L 21/88		С	
		9056-4M		29/78	311	F	
			審査請求	未請求	請求項の数2	(全5頁)	最終頁に続く
(21)出願番号	特願平4-347385		(71)	出願人	000005223	 	
					富士通株式会社	<u>.</u>	
(22)出顧日	平成4年(1992)12月28日				神奈川県川崎市中原区上小田中1015番地		
			(72)	発明者	和田 保		
					神奈川県川崎市	「中原区上小E	日中1015番地
					富士通株式会社	:内	
			(72)	発明者	梁井 健一		
					神奈川県川崎市	i 中原区上小E	日中1015番地
					富士通株式会社	:内	
			(72)	発明者	田中 勉		
			Ì		神奈川県川崎市	中原区上小田	日中1015番地
					富士通株式会社	:内	
			(74)	代理人	弁理士 井桁	貞一	
							最終頁に続く

(54)【発明の名称】パターン形成方法


(57) 【要約】


【目的】 パターン形成方法に関し、パターンの側面を連続的にテーパ形状にして、例えば、透明電極膜の被覆性を向上して薄膜トランジスタマトリクス基板の製造歩留と信頼性を向上することを目的とする。


【構成】 1) 基板上に使用するエッチャントに対して エッチングレートの異なる物質を厚み方向に存在比を変 え且つエッチングレートの大きい物質の存在比が表面に 向かって大きくなるようにこれらの物質からなる混合膜 を堆積する工程と、該混合膜を前記エッチャントを用い てパターニングするように構成する。

2) 前記エッチャントが少なくともりん酸と硝酸の混合液であって、りん酸に対し硝酸を重量比で 1/300以上を含み、前記エッチングレートの異なる物質がAIとMoであり、厚み方向の存在比が基板側でAI大きく、表面側でMoが大きいようにこうせいする。

本発明の実施例1を説明する断面図(I)







【特許請求の範囲】

【請求項1】 基板上に、使用するエッチャントに対し てエッチングレートの異なる物質を厚み方向に存在比を 変え且つエッチングレートの大きい物質の存在比が表面 に向かって大きくなるようにこれらの物質からなる混合 膜を堆積する工程と, 該混合膜を前記エッチャントを用 いてパターニングすることを特徴とするパターン形成方

【請求項2】 前記エッチャントが少なくともりん酸と /300以上を含み、前記エッチングレートの異なる物質が アルミニウム(AI)とモリブデン(Mo)であり、厚み方向の 存在比が基板側でアルミニウムが大きく、表面側でモリ ブデンが大きいことを特徴とする請求項1記載のパター ン形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はパターン形成方法に係 り、液晶表示装置用のトランジスタマトリクス基板、特 にトップゲートスタガ型薄膜トランジスタを有する液晶 20 表示装置(LCD)のドレインバスラインの断面形状の制御 方法に関する。

【0002】現在、薄膜トランジスタ駆動による液晶表 示装置は、ラップトップ型パソコンや小型テレビ等に実 用化され、今後さらに需要が見込まれておりコストダウ ンが望まれている。そのためには、製造工程が簡単で信 頼性が高い液晶表示装置が期待され、特に、トップゲー トスタガ型薄膜トランジスタを有する液晶表示装置がプ ロセスの簡略化に有利である。

[0003]

【従来の技術】図3は従来例によるLCD 用薄膜トランジ スタマトリクス基板を説明する断面図である。

【0004】図において、透明絶縁性基板 1の上に遮光 膜 2を形成した後、絶縁膜 3を堆積する。その上にアル ミニウム(A1)膜20, モリプデン(Mo)膜21を順次堆積し て、パターニングされたレジスト膜をマスクにしてMo膜 およびAI膜をウエットエッチングし、AI膜にテーパ形状 を持たせてドレインバスラインを形成する。

【0005】次いで、透明絶縁性基板 1の上に透明電極 膜をドレインパスラインを覆って堆積し、遮光膜 2上の 40 トランジスタのチャネル領域となる部分を分離するよう にパターニングしてドレイン電極 8およびソース電極 9 を形成する。

【0006】次いで、ゲート形成領域上に動作半導体層 11, ゲート絶縁膜12, ゲート電極13を形成する。なお, 動作半導体層11の堆積時にドレイン電極 8およびソース 電極9上に不純物をドープしてコンタクト層10を形成す る。

【0007】次いで、リーク電流の発生を抑えるため に、リン酸や硝酸を用いたウエットエッチングによりゲ 50 ターニングする。

ート電極を縮小化させている(図示の点線の矢印)。 [0008]

【発明が解決しようとする課題】ところが、従来のドレ インパスのエッチング方法ではMo膜21がテーパ状になら ず、AI膜20との間に段差が生じていた。そのためドレイ ンバスラインを覆っている透明電極膜の被覆性が段差部 において悪くなり、透明電極膜に不連続部22が発生し、 ゲート電極を縮小化する際のエッチング時に、エッチン グ液が透明電極膜の不連続部22を通してドレインバスラ 硝酸の混合液であって、りん酸に対し硝酸を重量比で 1 10 イン 5に浸入し、ゲート電極と同一材料で構成されてい るドレインパスラインが浸食されて細くなり、ドレイン バスラインの高抵抗化あるいは断線の発生等の問題があ った。

> 【0009】本発明はパターンの側面を連続的にテーパ 形状に形成できる方法を提供し、例えばドレインバスラ イン形成のためのエッチングにおいて、透明電極膜の被 **覆性を向上して薄膜トランジスタマトリクス基板の製造** 歩留と信頼性を向上することを目的とする。

[0010]

【課題を解決するための手段】上記課題の解決は、

1) 基板上に使用するエッチャントに対してエッチング レートの異なる物質を厚み方向に存在比を変え且つエッ チングレートの大きい物質の存在比が表面に向かって大 きくなるようにこれらの物質からなる混合膜を堆積する 工程と、該混合膜を前記エッチャントを用いてパターニ ングすることを特徴とするパターン形成方法、あるいは 2) 前記エッチャントが少なくともりん酸と硝酸の混合 液であって、りん酸に対し硝酸を重量比で 1/300以上を 含み、前記エッチングレートの異なる物質がアルミニウ 30 ム(AI)とモリブデン(Mo)であり、厚み方向の存在比が基 板側でアルミニウムが大きく、表面側でモリブデンが大 きいことを特徴とする前記1)記載のパターン形成方法 により達成される。

[0011]

【作用】本発明は、例えば透明基板上にAI膜とMo膜から なる混合膜を、基板から表面に向かいMo膜の存在比を高 めるように且つ連続的に存在比を変化させて堆積し、レ ジストパターンをマスクにして、AlよりMoに対するエッ チングレートが大きいエッチャント (A)膜とMo膜からな る混合膜の場合は、リン酸と硝酸を含み、リン酸に硝酸 を重量比で1/300 以上混合したエッチャント)を用いて この混合膜をウエットエッチングすることにより、テー パ形状を有するドレインパスラインが形成されるように している。

[0012]

【実施例】図1(A)~(C),図2(D)~(F)は本発明の 実施例を説明する断面図である。図1(A) において、ス パッタ法により、透明絶縁性基板 1上に遮光膜 2として クロム(Cr)膜を堆積し、フォトリソグラフィを用いてパ

【0013】次いで、プラズマ気相成長(CVD) 法により 水素希釈の20%SiH., N.O ガスを用い, 絶縁膜 3として 厚さ6000Åの二酸化シリコン(SiO₁)膜を成長する。SiO₁ 膜上には2源真空蒸着により、A1膜およびMo膜の混合膜 4を堆積する。このとき、最初はMoの蒸着は行わず、Al の蒸着のみとし、除々にMoの蒸着速度を上げ、同時にAl の蒸着速度を下げながら最終膜厚1000人程度の厚さにな ったら、MOのみ蒸着されるように蒸着速度を制御する。 この結果、各金属の組成比は基板から表面に向かいAlか らMoに連続的に変化する。

【0014】次いで、レジスト膜 6をマスクにして、リ ン酸に硝酸を重量比で1/300 以上混合したエッチャント を用いてこの混合膜をウエットエッチングして、ドレイ ンパスライン 5を形成する。このエッチャントはMoの方 がエッチングレートが大きいため、混合膜の表面側が速 くエッチングされ、ドレインパスラインの断面形状は上 向き方向に細くなったテーパ形状になる。

【0015】図1(B) において、DCスパッタ法により、 透明電極膜 7として厚さ 500Åの酸化インジウム錫(IT 0) 膜を堆積する。次いで、基板上にレジスト膜6'を塗 布し、フォトリソグラフィによりチャネル領域が開口さ れた、少なくともソース、ドレイン領域およびその周囲 を覆うマスクを形成する。

【0016】図1(C) において、レジスト膜6'をエッチ ングマスクにして透明電極膜をエッチングし、ITO 膜か らなるドレイン電極 8およびソース電極 9を形成し、レ ジスト膜6'を除去する。

【0017】図2(D) において、プラズマCVD 法によ り、PH、をプラズマ化し、ドレイン電極およびソース電 極上にりん(P) を付着させる。次いで、プラズマCVD 法 30 により、水素希釈による20%Sill ガスを用いて、動作半 導体層11として厚さ約 300Åのアモルファスシリコン(a -Si)層を堆積する。

【0018】このとき、ドレイン電極およびソース電極 上に付着したりんにより、ドレイン電極およびソース電 極と動作半導体層との間に高濃度 n型コンタクト層10が 形成される。

【0019】次いで、プラズマCVD 法により水素希釈の 20%SiH およびNH、を用い、動作半導体層上にゲート絶 緑膜12として厚さ3000人の窒化シリコン(SiN,) 膜を堆 40 8 ドレイン電極でITO 膜 積し、さらにその上にスパッタ法によりゲート電極膜13 として厚さ4000人のAI膜を堆積する。

【0020】次いで、フォトリソグラフィにより、ドレ イン電極とソース電極にまたがる領域とゲート領域上に レジスト膜14を形成する。図2(E) において、反応性イ オンエッチング(RIE) 法により、レジスト膜14をマスク にしてAI膜13、SiN、膜12、a-Si膜11およびコンタクト

層10ををエッチングする。エッチングガスとして、AIに 対しては塩素系ガスを、SiN、、a-Siおよびコンタクト 層に対してはCF、系のガスを用いる。

【0021】図2(F) において、リーク電流の発生を抑 えるために、ゲート電極の側面をリン酸あるいは硝酸を 用いたウエットエッチングによって僅かに縮小させる

(図示の点線野矢印)。次いで、マスク14を除去する。

【0022】上記の実施例においては、ドレインパスラ インをAlとMoを用いて構成したが、これに限らず、使用 10 するエッチャントに対してエッチングレートの異なる金 属であるならば、それらの組成比を変化させることによ り、ドレインパスラインの断面形状を制御することがで

【0023】また,実施例においては混合膜の成膜を真 空蒸着法により行ったが、厚さ方向に組成を変えて成膜 できる方法であれば、スパッタ法等どのような方法を用 いてもよい。

[0024]

【発明の効果】本発明によれば、ドレインバスライン形 20 成のためのエッチングにおいて、パターニングの側面を 連続的にテーパ形状にして、透明電極膜の被覆性を向上 して薄膜トランジスタマトリクス基板の製造歩留と信頼 性を向上することができた。

【0025】さらに、一般的に、側面が連続的にテーパ 形状になるように被膜をパターニングする方法として広 く利用することができる。

【図面の簡単な説明】


- 【図1】 本発明の実施例を説明する断面図(1)
- 【図2】 本発明の実施例を説明する断面図(2)
- 【図3】 従来例によるLCD 用薄膜トランジスタマトリ クス基板を説明する断面図


【符号の説明】


- 1 透明絶縁性基板
- 2 遮光膜でCr膜
- 3 絶縁膜でSiO.膜
- 4 AI膜およびMo膜の混合膜
- 5 ドレインパスライン
- 6.6' レジスト膜
- 7 透明電極膜で酸化インジウム錫(ITO) 膜
- 9 ソース電極でITO 膜
 - 10 コンタクト層
 - 11 動作半導体層でアモルファスシリコン(a-Si)層
 - 12 ゲート絶縁膜で SiN₂ 膜
 - 13 ゲート電極でAI膜
 - 14 レジスト膜

【図1】

本発明の実施例を説明する断面図(1)









【図3】

従来伊川によるLCD用海順トランジスタマトリクス基板を説明する図



【図2】

本発明の実施例を説明する断面図(2)



フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号

FΙ

技術表示箇所

(72)発明者 沖 賢一

神奈川県川崎市中原区上小田中1015番地 富士通株式会社内。

THIS PAGE BLANK (USPTO)